1.本公开涉及半导体元件、电力转换装置以及半导体元件的制造方法。
背景技术：
2.在将正面背面导通型的半导体元件(特别是igbt、二极管等电力转换用的功率元件)安装于半导体衬底的情况下，通过焊接将半导体元件的背面侧与半导体衬底接合，在半导体元件的正面侧，通过铝等的引线键合将由铝合金等构成的电极(正面电极)与布线电路等接合。
3.但是，目前，为了缩短制造时间和削减材料费，采用将由铝合金、铜等构成的电极直接焊接在半导体元件的正面侧的安装方法或者铜的引线键合法。为了缓和焊料接合时的应力、以及防止电极消耗，期望能够在半导体元件的正面的铝合金等的电极(正面电极)上形成比1μm更厚的镍、金、铜等的接合用电极层。
4.但是，在通过蒸镀、溅射等真空成膜法在半导体元件的正面侧形成接合用电极层的情况下，难以仅在铝合金等的电极上进行构图成膜。此外，通过真空成膜法形成的膜的厚度通常为1.0μm的程度以下，若要实现接合用电极层的厚度的增大，则与镀覆法相比，成膜格外花费时间，因此制造成本增加。因此，能够在由铝合金等构成的电极上选择性地形成接合用电极层、并且能够低成本且高速地形成比1.0μm的程度更厚的接合用电极层的无电解镀覆法受到关注。
5.在专利文献1(日本特开2005-19829号公报)中，有意地在半导体衬底与电极之间设置通过层间绝缘膜形成的接触孔，利用该形状，在电极的表面同样地形成与接触孔相同形状的凹部。
6.现有技术文献
7.专利文献
8.专利文献1：日本特开2005-19829号公报
技术实现要素：
9.发明要解决的课题
10.另外，在专利文献1所记载的那样的方法中，当在电极的表面形成凹凸部的情况下，在镀镍层和镀金层的表面产生凹凸，其结果是，在镀镍层和镀金层接合时产生空隙，接合部的紧密贴合性降低，因此可以认为难以提高半导体元件的长期可靠性。
11.本公开是为了解决上述课题而完成的，其目的在于提高半导体元件的长期可靠性。
12.用于解决课题的手段
13.半导体元件具备：
14.半导体芯片；
15.电极，其设置于所述半导体芯片的至少一个主面；
16.第1接合用电极，其设置于所述电极上；以及
17.第2接合用电极，其设置于所述第1接合用电极上，
18.所述电极在所述第1接合用电极侧的表面具有凸部，
19.在所述第1接合用电极中，所述第2接合用电极侧的表面平滑，
20.在所述第2接合用电极中，与所述第1接合用电极相反的一侧的表面平滑。
21.发明效果
22.根据本公开，能够提高半导体元件的长期可靠性。
附图说明
23.图1是实施方式1和实施方式2的半导体元件的剖面概略图。
24.图2是实施方式1和实施方式2的半导体元件的制造方法的流程图。
25.图3是用于说明实施方式1和实施方式2的半导体元件的制造方法的剖面概略图。
26.图4是用于说明实施方式1和实施方式2的半导体元件的制造方法的剖面概略图。
27.图5是用于说明实施方式1和实施方式2的半导体元件的制造方法的剖面概略图。
28.图6是实施方式1和实施方式3的无电解镀覆的流程图。
29.图7是用于说明实施方式1的半导体元件的制造方法的剖面概略图。
30.图8是与实施方式1和实施方式2有关的现有的半导体元件的剖面概略图。
31.图9是实施方式2和实施方式4的无电解镀覆的流程图。
32.图10是用于说明实施方式2的半导体元件的制造方法的剖面概略图。
33.图11是实施方式3和实施方式4的半导体元件的剖面概略图。
34.图12是实施方式3和实施方式4的半导体元件的制造方法的流程图。
35.图13是与实施方式3和实施方式4有关的现有的半导体元件的剖面概略图。
36.图14是实施方式5的半导体元件的剖面概略图。
37.图15是实施方式5的无电解镀覆的流程图。
38.图16是实施方式5的现有的半导体元件的剖面概略图。
39.图17是示出实施方式6的电力转换系统的结构的框图。
具体实施方式
40.以下，对本公开的实施方式进行说明。另外，在附图中，为了使图示明了化和简化，适当变更了长度、宽度、厚度、深度等尺寸关系，并不表示实际的尺寸关系。
41.实施方式1.
42.＜半导体元件＞
43.参照图1，本实施方式的半导体元件具备：
44.半导体芯片1；
45.电极4(电极层)，其作为布线层而设置在半导体芯片1的正面侧(一个主面)；
46.第1接合用电极6，其设置于电极4上(与半导体芯片1相反的一侧的表面)；以及
47.第2接合用电极7，其设置于第1接合用电极6上(与半导体芯片1相反的一侧的表面)。
48.电极4在第1接合用电极6侧的表面具有凸部，
49.在第1接合用电极6中，第2接合用电极7侧的表面平滑，
50.在第2接合用电极7中，与第1接合用电极6相反的一侧的表面平滑。
51.在图1中，在半导体芯片1的背面(与电极4相反一侧的表面)设有背面电极5(背面电极层)。
52.电极4的凸部的高度优选为1.0μm以上。电极4的凸部的高度能够通过以下方法来计算。即，利用扫描型电子显微镜(sem)以5000倍观察利用聚焦离子束装置(fib装置)照射镓离子束而得到的任意的截面。可以测定所观察的凸部中的任意10点的高度，将其平均值视为电极4的凸部的高度。
53.第1接合用电极6的第2接合用电极7侧的表面以及第2接合用电极7的与第1接合用电极6相反的一侧的表面实质上平滑，可以不完全平滑，也可以有一些高低差。在该情况下，上述高低差优选为0.5μm以下。
54.上述高低差能够通过以下方法来计算。即，利用扫描型电子显微镜(sem)以5000倍观察利用聚焦离子束装置(fib装置)照射镓离子束而得到的任意的截面。可以在所观察的表面的水平方向20μm的范围内，以任意确定的测定点作为基准点，测定最高处与最低处的差，将其平均值视为第1接合用电极6的第2接合用电极7侧的表面与第2接合用电极7的与第1接合用电极6相反的一侧的表面的高低差。
55.可以在半导体芯片1与电极4之间设置栅氧化膜2，也可以在栅氧化膜2内设置栅电极3。在该情况下，电极4的凸部位于栅氧化膜2的上方。
56.半导体芯片1例如由碳化硅构成。这里，半导体芯片1的构成材料不限于碳化硅，也可以是硅、砷化镓、氮化镓等，还可以是igbt、二极管等正面背面导通型的半导体元件。在这样的情况下，也可以期待起到相同的效果。半导体芯片1的大小例如为7mm
×
14mm左右。
57.电极4优选包含铝或铝合金。作为铝合金，例如可以举出包含铝和si、硅、铜等的铝合金。
58.第1接合用电极6优选包含镍、镍磷或镍硼。作为第1接合用电极6，例如可以举出无电解镀镍层。
59.第2接合用电极7优选包含金或钯。作为第2接合用电极7，例如可以举出无电解镀金层、无电解镀钯层。
60.这里，第1接合用电极6和第2接合用电极7不限于镀镍层、镀金层及镀钯层，只要是能够进行电极4、第1接合用电极6以及第2接合用电极7的接合的镀层即可。例如，即使利用电解镀铜层等作为这样的镀层，也可以期待起到相同的效果。
61.第1接合用电极6和第2接合用电极7优选通过无电解镀覆法形成。
62.栅氧化膜2例如由氧化硅等绝缘性材料构成。
63.栅电极3例如由多晶硅等导电性材料构成。
64.背面电极5由多个金属层构成。背面电极5有时承担接合的用途，因此，优选使用在由镍或包含硅、铜等的镍合金构成的电极上实施接合性优异的镀镍或镀金而成的电极作为背面电极5。
65.另外，图1所示的半导体元件是具备正面电极(电极4)和背面电极5的正面背面导通型的半导体元件。即，电极4是正面背面导通型的半导体元件的正面电极。
66.在本实施方式中，电极4在第1接合用电极6侧的表面具有凸部，在第1接合用电极6
中，第2接合用电极7侧的表面平滑，在第2接合用电极7中，与第1接合用电极6相反的一侧的表面平滑。由此，在第1接合用电极6和第2接合用电极7接合时抑制了空隙的产生，接合部的紧密贴合性提高。因此，能够提高半导体元件的长期可靠性。
67.＜半导体元件的制造方法＞
68.本实施方式的半导体元件的制造方法包括：
69.第1工序(电极形成工序)，在半导体芯片的至少一个主面形成电极；
70.第2工序(第1接合用电极形成工序)，在电极上形成第1接合用电极；以及
71.第3工序(第2接合用电极形成工序)，在第1接合用电极上形成第2接合用电极。
72.在第1工序中，在电极的第1接合用电极侧的表面形成凸部。
73.在第2工序中，将第1接合用电极的第2接合用电极侧的表面形成得平滑。
74.在第3工序中，将第2接合用电极的与第1接合用电极相反的一侧的表面形成得平滑。
75.以下，参照图2，对本实施方式的半导体元件的制造方法的一例进行说明。
76.在本实施方式的半导体元件的制造方法中，主要依次实施电极4在半导体芯片1上的形成(第1工序)、背面电极5的形成、背面电极5的掩蔽、无电解镀覆处理(第2工序和第3工序)以及掩蔽剥离。
77.此外，图3～图5是示出图1所示的半导体元件的制造工艺流程的截面示意图。在图3中，示出在实施方式1中形成电极4、背面电极5、第1接合用电极6以及第2接合用电极7之前的半导体元件的截面构造。
78.以下，参照图2～图5，对制造图1所示的半导体元件的具体的方法进行说明。另外，基于制造效率的观点，优选实施方式1的各工序全部在晶片状态下实施。
79.(栅氧化膜和栅电极的形成)
80.参照图3，在本实施方式的半导体元件具备栅氧化膜2和栅电极3的情况下，关于内部包含栅电极3的栅氧化膜2，首先，通过例如热氧化法或化学气相生长等沉积法将作为绝缘性材料的氧化硅形成为栅氧化膜2之后，例如通过光刻或蚀刻进行构图，形成栅氧化膜2的下部(图3中，比栅电极3靠半导体芯片1侧的部分)。接下来，通过上述方法将作为导电性材料的多晶硅形成为栅电极3，然后通过上述方法进行构图，形成栅电极3。然后，以覆盖栅电极3的方式通过上述方法形成氧化硅，然后，通过上述方法进行构图，形成栅氧化膜2。
81.内部包含栅电极3的栅氧化膜2的厚度例如优选为1.0μm以上且3.0μm以下。
82.(第1工序：电极形成工序)
83.参照图4，在电极形成工序(第1工序)中，为了在半导体芯片1上形成紧密贴合性高的电极，例如通过容易控制工艺的溅射来构图形成电阻低的铝合金。在本实施方式的半导体元件具备栅氧化膜2和栅电极3的情况下，由于在维持由栅氧化膜2和栅电极3产生的凹凸的状态下形成电极4，因此在电极4的上侧的表面形成凸部。另外，也可以根据用途，在半导体芯片1与铝合金之间、以及在栅氧化膜2与铝合金之间，形成例如钛、氮化钛等钛化合物作为势垒金属。
84.电极4的厚度例如优选为0.5μm以上且5.0μm以下，电极4的凸部的高度优选为1.0μm以上。在半导体芯片1由碳化硅构成的情况下，为了进一步提高与半导体芯片1的紧密贴合性，在电极4中，除了铝以外，例如也可以添加1质量％左右的si、1质量％左右的硅、0.5质
量％左右的铜等，其浓度优选在电极中恒定。
85.(背面电极形成)
86.参照图5，在背面电极形成工序中，为了在与形成有电极4的面相反的半导体芯片1上形成由多个金属层构成的背面电极5，例如，通过容易控制工艺的溅射来构图形成镍，接下来，通过容易控制工艺的溅射来构图形成金。另外，根据用途，也可以在半导体芯片1与镍之间形成例如钛合金、镍合金等作为势垒金属。
87.关于背面电极5的厚度，例如，镍层优选为0.3μm以上且5.0μm以下，金层优选为0.01μm以上且0.2μm以下。
88.(背面电极掩蔽)
89.接下来，为了在后续的第1接合用电极6和第2接合用电极7的成膜处理中使背面电极5不受到损伤，实施背面电极掩蔽。通过粘贴涂覆有能够通过照射紫外光来剥离的粘接剂的膜来进行。
90.(无电解镀覆)
91.接下来，进行无电解镀覆处理。稍后，另外参照图6叙述该工艺。
92.(掩蔽剥离)
93.最后，剥离粘贴于晶片的背面电极表面的掩蔽胶带。具体而言，例如，利用通过照射紫外光来剥离的掩蔽胶带，对结束了无电解镀覆处理的晶片的背面照射紫外线，从而剥离掩蔽胶带。
94.(无电解镀覆工艺)
95.以下，对无电解镀覆工艺的详细情况进行说明。
96.参照图6，在通过无电解镀覆法在晶片上的电极4上形成第1接合用电极6和第2接合用电极7的工艺中，依次进行脱脂、酸洗、第1锌酸盐、锌酸盐剥离、第2锌酸盐、无电解镀镍和无电解镀金。此时，需要注意在各工序之间要确保足够的水洗时间，不要将前一工序的处理液或残渣带入下一工序。
97.接下来，对各工序的概要进行说明。
98.首先，进行脱脂。脱脂是为了去除残留在电极4的表面的轻度的有机物污染、油脂成分、氧化膜等，对电极4的表面赋予润湿性而进行的。对于残渣，优选利用对铝合金等的蚀刻力强的碱性的药液来皂化油脂成分。
99.接下来，实施酸洗。酸洗的目的在于，进行电极4的表面的中和，并对电极4的表面进行蚀刻、提高与后述的锌酸盐液的反应性、提高镀覆的附着力。
100.接下来，实施锌酸盐处理。锌酸盐处理是指如下处理：在对电极(例如，铝合金电极)的表面进行蚀刻的同时，去除氧化膜(例如，铝氧化膜)，在电极表面形成锌等覆膜。一般而言，在将铝合金浸渍于锌作为离子而溶解的水溶液中时，锌的标准氧化还原电位高于铝的标准氧化还原电位，因此，铝作为离子溶解，锌离子通过此时产生的电子而在铝合金的表面接收电子，在铝的表面形成锌的覆膜。
101.然后，将被锌覆盖的铝合金浸渍于硝酸中，使锌暂时溶解。然后，再次将铝合金浸渍于锌酸盐液中，由此去除铝的氧化膜，并且均匀地覆盖锌。通过该操作，使铝的表面变得平滑。次数越增加，铝的表面越均匀，镀层的完成情况也越好，因此至少进行2次、优选进行3次锌酸盐处理。当通过该锌酸盐处理而在电极4的表面形成了均匀的锌的覆膜时，在之后的
无电解镀覆处理中，能够使坚实的镀层附着。
102.接下来，作为第2工序(第1接合用电极形成工序)的一例，对无电解镀镍进行说明。
103.在将被锌覆盖的铝合金浸渍于无电解镀镍液中时，锌和镍根据标准氧化还原电位的差而置换，在铝合金上析出镍。然后，通过镀液中所包含的还原剂的作用，在镍上自催化析出镍。
104.在该自催化析出时，由于还原剂的成分被取入镀层，因此无电解镀镍层成为合金。通常，使用次磷酸作为还原剂，该磷被取入镀层中，因此在无电解镀镍层中含有磷。
105.此时，为了提高铝合金的凹凸的形成程度(填充性)，有意地降低初期的镍的析出速度。如图7所示，当降低镍的析出速度时，由于镀液中所包含的稳定剂和络合剂的作用，在电极4的凸部处反应性降低，但在电极4的凹部处，促进剂浓缩，与凸部相比反应性变高，因此无电解镀镍层平滑地形成。为了降低镍的析出速度，镀镍浴的低温化、或者抑制镍源和还原剂向反应面的供给是有效的。该情况下的镍的析出速度优选为4.0μm/小时以上且10μm/小时以下，更优选为6.0μm/小时以上且8.0μm/小时以下。如后所述，以该速度实施直到无电解镀镍层变得平滑为止。
106.另一方面，当通过上述方法降低镍的析出速度时，不仅生产率降低，而且镍向反应面的供给会产生偏差，晶片面内的膜厚会产生不均。因此，在通过镍的初期析出而去除无电解镀镍层的凹凸之后，通过使镀镍浴的温度上升、或者促进镍源和还原剂扩散到反应面，从而提高镍的析出速度，相对于具有凹凸部的铝合金析出平滑的无电解镀镍层。该情况下的镍的析出速度优选为10μm/小时以上且15μm/小时以下，更优选为11μm/小时以上且13μm/小时以下。
107.无电解镀镍层的厚度例如优选为1.0μm以上且7.0μm以下。此外，当在无电解镀镍层的表面存在高低差的情况下，优选为0.5μm以下。
108.然后，最后实施第3工序(第2接合用电极形成工序)。作为第3工序的一例，对无电解镀金进行说明。
109.在此利用的无电解镀金通常为置换型，通过镍和金的置换而析出镀金。置换型的无电解镀金在无电解镀镍层上实施，利用通过镀液中所包含的络合剂的作用而置换镍和金的作用。由于是置换型，因此当镍的表面被金覆盖时，反应停止，因此不易加厚镀层，通常多为0.05μm左右。
110.另外，当在无电解镀镍层的表面存在凹凸的情况下，通过进行无电解镀金，镍在凹部处局部地腐蚀而成为富磷，因此接合强度降低，接合可靠性降低。因此，优选基底的无电解镀镍层平滑。
111.在以上进行了说明的工艺流程中，通过无电解镀覆法，能够得到使平滑的第1接合用电极6(镀镍层)和第2接合用电极7(镀金层)在具有凸部的电极4的表面析出而成的半导体元件。
112.所得到的半导体元件与如图8所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制局部的腐蚀。此外，所得到的半导体元件与如图8所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制在焊料接合时在凹部处产生空隙。因此，本实施方式的半导体元件在组装于功率模块时的功率循环试验中，也可以期待动作寿命变长的效果。
113.如上所述，在本实施方式中，即使在电极4存在凹凸的情况下，通过平滑地形成第1接合用电极6和第2接合用电极7的表面，也能够抑制局部的镍的腐蚀和空隙的产生，因此焊接性提高，能够确保半导体元件的长期可靠性。
114.实施方式2.
115.在实施方式2中，在实施方式1所示的制造方法的无电解镀覆工序中，追加进行cmp(chemical mechanical polishing：化学机械抛光)。关于本实施方式的半导体元件的构成要素，由于在实施方式1中已进行了说明，因此省略重复的说明。
116.以下，对无电解镀镍以及cmp进行说明，关于其它工序，由于与实施方式1相同，因此省略重复的说明。
117.图9是实施方式2的第1接合用电极形成工序(第2工序)的流程图。在实施方式2中，直到第2锌酸盐处理为止是与实施方式1相同的步骤，但该第2锌酸盐处理之后依次进行无电解镀镍以及cmp。首先，对无电解镀镍进行说明。
118.在将被锌覆盖的铝合金浸渍于无电解镀镍液中时，锌和镍根据标准氧化还原电位的差而置换，在铝合金上析出镍。然后，通过镀液中所包含的还原剂的作用，在镍上自催化析出镍。
119.在该自催化析出时，由于还原剂的成分被取入镀层，因此无电解镀镍层成为合金。通常，使用次磷酸作为还原剂，该磷被取入镀层中，因此在无电解镀镍层中含有磷。
120.此时，如图10所示，镀镍层受到铝合金的凹凸面的影响，因此无电解镀镍层的上表面成为凹凸形状。另外，考虑到无电解镀镍层由于后续工序的cmp会减少1.0μm，优选预先形成得比最终期望的无电解镀镍层厚。
121.接下来，实施cmp。cmp是指通过研磨液所具有的表面化学作用提高机械研磨性能从而使凹凸平坦化的处理。当对无电解镀镍层进行cmp时，研磨液与凹凸面的阶梯碰撞而产生热能，因此由于阶梯而促进了化学反应。因此，选择性地对凸部进行蚀刻以消除阶梯，从而使无电解镀镍层平坦化。在本实施方式中，通过cmp将凸部的无电解镀镍层研磨1.0μm，由此能够得到平滑的表面形状。然后，与实施方式1同样，通过无电解镀金形成平滑的无电解镀金层。另外，与实施方式1同样，第2接合用电极为无电解镀金层的情况仅为一例，第2接合用电极例如也可以是无电解镀钯层。
122.在以上进行了说明的工艺流程中，通过无电解镀覆法，能够得到使平滑的第1接合用电极(镀镍层)和第2接合用电极(镀金层)析出而成的半导体元件。
123.所得到的半导体元件与如图8所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制局部的腐蚀。此外，所得到的半导体元件与如图8所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制在焊料接合时在凹部处产生空隙。因此，本实施方式的半导体元件在组装于功率模块时的功率循环试验中，也可以期待动作寿命变长的效果。
124.如上所述，在本实施方式中，即使在电极存在凹凸的情况下，通过平滑地形成第1接合用电极6和第2接合用电极7的表面，也能够抑制局部的镍的腐蚀和空隙的产生，因此焊接性提高，能够确保半导体元件的长期可靠性。
125.实施方式3.
126.参照图11，在本实施方式的半导体元件中，与实施方式1中的电极4(正面电极)同
样，在背面电极5上(半导体芯片1的相反侧)也形成有第1接合用电极61和第2接合用电极71。关于其它构成要素，由于在实施方式1中已进行了说明，因此省略重复的说明。
127.在本实施方式中，为了使背面电极5能够通过无电解镀覆进行镀覆，例如使用铝(与电极4相同的材料)、或者包含si、硅、铜等的铝合金。
128.参照图12，在本实施方式的半导体元件的制造方法中，主要依次实施电极4在半导体芯片1上的形成、背面电极5的形成以及无电解镀覆处理。
129.在本实施方式中，通过进行实施方式1所示的无电解镀镍，相对于具有凹凸部的电极4以及平滑的背面电极5同时析出平滑的无电解镀镍层。然后，通过进行无电解镀金，相对于电极4上的无电解镀镍层和背面电极5上的无电解镀镍层同时析出平滑的无电解镀金层。另外，与实施方式1同样，第2接合用电极为无电解镀金层的情况仅为一例，第2接合用电极例如也可以是无电解镀钯层。
130.在以上进行了说明的工艺流程中，通过无电解镀覆法，能够得到在半导体芯片1的正面和背面形成有第1接合用电极6、61和第2接合用电极7、71的半导体元件。
131.所得到的半导体元件与如图13所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制局部的腐蚀。此外，所得到的半导体元件与如图13所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制在焊料接合时在凹部处产生空隙。因此，本实施方式的半导体元件在组装于功率模块时的功率循环试验中，也可以期待动作寿命变长的效果。
132.如上所述，在本实施方式中，即使在电极存在凹凸的情况下，通过平滑地形成第1接合用电极和第2接合用电极的表面，也能够抑制局部的镍的腐蚀和空隙的产生，因此焊接性提高，能够确保半导体元件的长期可靠性。
133.实施方式4.
134.在实施方式4中，形成有实施方式3所示的结构的半导体元件，但通过实施方式2所示的制造方法在电极4上形成第1接合用电极6，关于第1接合用电极61在背面电极5上的形成，除了不实施cmp以外，通过实施方式2所示的制造方法来形成。关于其它构成要素，由于在实施方式1和实施方式3中已进行了说明，因此省略重复的说明。
135.在本实施方式中，为了使背面电极5能够通过无电解镀覆进行镀覆，例如使用铝(与电极4相同的材料)、或者包含si、硅、铜等的铝合金。
136.参照图12，在本实施方式的半导体元件的制造方法中，主要依次实施电极4在半导体芯片1上的形成、背面电极5的形成以及无电解镀覆处理。
137.在本实施方式中，通过进行实施方式2所示的无电解镀镍和cmp，相对于具有凹凸部的电极4析出平滑的无电解镀镍层，通过不进行实施方式2所示的cmp，但进行无电解镀镍，相对于平滑的背面电极5析出平滑的无电解镀镍层。然后，通过进行无电解镀金，相对于电极4上的无电解镀镍层和背面电极5上的无电解镀镍层同时析出平滑的无电解镀金层。另外，与实施方式1同样，第2接合用电极为无电解镀金层的情况仅为一例，第2接合用电极例如也可以是无电解镀钯层。
138.在以上进行了说明的工艺流程中，通过无电解镀覆法，能够得到在半导体芯片1的正面和背面形成有第1接合用电极6、61和第2接合用电极7、71的半导体元件。
139.所得到的半导体元件与如图13所示那样的在无电解镀镍层和无电解镀金层的表
面存在凹凸部的情况相比，能够抑制局部的腐蚀。此外，所得到的半导体元件与如图13所示那样的在无电解镀镍层和无电解镀金层的表面存在凹凸部的情况相比，能够抑制在焊料接合时在凹部处产生空隙。因此，本实施方式的半导体元件在组装于功率模块时的功率循环试验中，也可以期待动作寿命变长的效果。
140.如上所述，在本实施方式中，即使在电极存在凹凸的情况下，通过平滑地形成第1接合用电极和第2接合用电极的表面，也能够抑制局部的镍的腐蚀和空隙的产生，因此焊接性提高，能够确保半导体元件的长期可靠性。
141.实施方式5.
142.在实施方式5中，在上述的实施方式1～实施方式4的半导体元件中的任一半导体元件中，第2接合用电极7由多个层构成。关于其它构成要素，由于在实施方式1～实施方式4中已进行了说明，因此省略重复的说明。
143.参照图14，在本实施方式的半导体元件中，第2接合用电极具有由第1层7a和第2层7b构成的两层构造。第1层7a优选包含钯、钯磷或钯合金。作为第1层7a，例如可以举出无电解镀钯层。第2层7b优选包含金。作为第2层7b，例如可以举出无电解镀金层。
144.但是，第1层7a和第2层7b不限于镀钯层和镀金层，只要是能够进行第1接合用电极6、第1层7a和第2层7b的接合的镀层即可。例如，即使利用电解镀铜层等作为这样的镀层，也可以期待起到相同的效果。
145.第1层7a和第2层7b优选通过无电解镀覆法形成。
146.图15是本实施方式的无电解镀覆的流程图。在本实施方式中，直到无电解镀镍为止是与实施方式1相同的步骤，但在无电解镀镍之后依次进行无电解镀钯和无电解镀金。以下，对无电解镀钯和无电解镀金进行说明，关于其它工序，由于在实施方式1～实施方式4中已进行了说明，因此省略重复的说明。
147.在此利用的无电解镀钯通常为置换型，通过镍和钯的置换，使镀钯析出。利用甲酸、次磷酸作为还原剂。第1层7a的厚度例如优选为0.1μm以上且1.0μm以下。
148.通过将该无电解镀钯层设置在无电解镀镍层与无电解镀金层之间，能够抑制镍由于热量而扩散到镀金层的表面。
149.接下来，实施无电解镀金。如上所述，无电解镀金通常为置换型，但也可以是置换还原型，还可以连续地实施置换型和还原型。
150.另一方面，无论通过哪种方法实施无电解镀金，无电解镀金层都会通过无电解镀钯层而局部地腐蚀无电解镀镍层。并且，当在无电解镀镍层的表面存在凹凸的情况下，如果存在无电解镀钯层，则由于电偶作用，会促进凹部的局部腐蚀。因此，在存在无电解镀钯层的情况下，优选基底的无电解镀镍层平滑。
151.在以上进行了说明的工艺流程中，通过无电解镀覆法，能够得到使平滑的第1接合用电极6(镀镍层)和作为平滑的第2接合用电极7的第1层7a(镀钯层)和第2层7b(镀金层)在具有凸部的电极4的表面析出而成的半导体元件。
152.另外，第2接合用电极7的结构不限于两层，也可以是3层以上。在该情况下，在第2接合用电极7中，与第1接合用电极6相接的层、即最下层优选包含钯、钯磷或钯合金，最远离第1接合用电极6的层、即最上层优选包含金。例如，在第2接合用电极7由3层构成的情况下，可以举出将最下层构成为无电解镀钯层，最上层构成为还原型的无电解镀金层，最上层与
最下层之间的层、即中间层构成为置换型的无电解镀金层。
153.所得到的半导体元件与如图16所示那样的在无电解镀镍层、无电解镀钯层以及无电解镀金层的表面存在凹凸部的情况相比，能够抑制局部的腐蚀。此外，通过使无电解镀钯层平滑，能够防止镍扩散到无电解镀金层的表面，与焊料的接合强度提高。此外，所得到的半导体元件与如图16所示那样的在无电解镀镍层、无电解镀钯层及无电解镀金层的表面存在凹凸部的情况相比，能够抑制在焊料接合时在凹部处产生空隙。因此，本实施方式的半导体元件在组装于功率模块时的功率循环试验中，也可以期待动作寿命变长的效果。
154.如上所述，在本实施方式中，即使在电极存在凹凸的情况下，通过平滑地形成第1接合用电极以及作为第2接合用电极的第1层和第2层的表面，也能够抑制局部的镍的腐蚀以及空隙的产生，因此焊接性提高，能够确保半导体元件的长期可靠性。
155.实施方式6.
156.本实施方式将上述的实施方式1～实施方式5的半导体元件中的任一半导体元件应用于电力转换装置。本公开不限于特定的电力转换装置，以下，作为实施方式6，对将本公开应用于三相逆变器的情况进行说明。
157.图17是示出应用了本实施方式的电力转换装置的电力转换系统的结构的框图。
158.图17所示的电力转换系统由电源100、电力转换装置200以及负载300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100可以由各种电源构成，例如，可以由直流系统、太阳能电池或蓄电池构成，也可以由与交流系统连接的整流电路或ac/dc转换器构成。此外，也可以由将从直流系统输出的直流电力转换为规定的电力的dc/dc转换器构成电源100。
159.电力转换装置200是连接在电源100与负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，向负载300供给交流电力。如图17所示，电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力并输出；以及控制电路203，其将对主转换电路201进行控制的控制信号输出至主转换电路201。
160.负载300是由从电力转换装置200供给的交流电力驱动的三相电动机。另外，负载300不限于特定的用途，被用作搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
161.以下，对电力转换装置200的详细情况进行说明。主转换电路201具备开关元件(未图示)和续流二极管(未图示)，开关元件进行开关，从而将从电源100供给的直流电力转换为交流电力，并供给到负载300。主转换电路201的具体的电路结构有各种结构，但本实施方式的主转换电路201是两电平三相全桥电路，可以由6个开关元件和与各个开关元件反向并联的6个续流二极管构成。主转换电路201的各开关元件以及各续流二极管中的至少任意一个是相当于上述的实施方式1～5中的任一半导体元件的半导体装置202所具有的开关元件或续流二极管。6个开关元件每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(u相、v相以及w相)。并且，各上下臂的输出端子、即主转换电路201的3个输出端子与负载300连接。
162.此外，主转换电路201具备驱动各开关元件的驱动电路(未图示)，驱动电路可以内置于半导体装置202，也可以是与半导体装置202分开地具备驱动电路的结构。驱动电路生成对主转换电路201的开关元件进行驱动的驱动信号，并供给到主转换电路201的开关元件
的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件为接通状态的驱动信号和使开关元件为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(断开信号)。
163.控制电路203对主转换电路201的开关元件进行控制，以向负载300供给期望的电力。具体而言，根据应该向负载300供给的电力，计算主转换电路201的各开关元件应成为接通状态的时间(接通时间)。例如，能够通过根据应输出的电压对开关元件的接通时间进行调制的pwm控制，对主转换电路201进行控制。然后，对主转换电路201所具备的驱动电路输出控制指令(控制信号)，使得在各时刻接通信号被输出至应成为接通状态的开关元件，断开信号被输出至应成为断开状态的开关元件。驱动电路根据该控制信号，向各开关元件的控制电极输出接通信号或断开信号作为驱动信号。
164.在本实施方式的电力转换装置200中，应用了实施方式1～实施方式5的半导体元件中的任一半导体元件作为构成主转换电路201的半导体装置202，因此，本实施方式的电力转换装置200能够实现提高了的长期可靠性。
165.在本实施方式中，对将本公开应用于两电平三相逆变器的例子进行了说明，但本公开不限于此，能够应用于各种电力转换装置。在本实施方式中，设为两电平的电力转换装置，但也可以是三电平或多电平的电力转换装置，在向单相负载供给电力的情况下，也可以将本公开应用于单相逆变器。此外，在向直流负载等供给电力的情况下，也可以将本公开应用于dc/dc转换器或ac/dc转换器。
166.此外，应用了本公开的电力转换装置并不限于上述的负载为电动机的情况，例如，也可以用作放电加工机或激光加工机、或者感应加热烹调器或非接触供电系统的电源装置，还可以用作太阳能发电系统或蓄电系统等的功率调节器。
167.本次公开的实施方式应认为在全部方面都是示例，而并非限制。本公开的范围不是由上述的说明表示，而是由权利要求书表示，意在包含与权利要求书等同的意义及范围内的所有变更。
168.标号说明
169.1：半导体芯片；2：栅氧化膜；3：栅电极；4：电极；5：背面电极；6、61：第1接合用电极；7、71：第2接合用电极；7a：第1层；7b：第2层；100：电源；200：电力转换装置；201：主转换电路；202：半导体装置；203：控制电路；300：负载。