专利名称：半导体元件的制作方法
技术领域：
本发明涉及具有对批号等识别信息进行显示的部分的半导体元件。
背景技术：
在半导体元件的表面形成有对批号、晶片地址(wafer address)或者制造编号等识别信息进行显示的部分(以下，称为id显示部)。id显示部是以管理半导体元件的处理履历为目的而形成的。id显示部形成在半导体元件的被称为无效区域的区域。无效区域是为了保护半导体元件的电极或电路图形等而在它们的外周设置的区域。一般地，为了使半导体元件小型化，无效区域以小面积的方式形成。在专利文献1中，公开了一种在无效区域形成有id显示部的半导体元件。专利文献1 日本特开2004-72075号公报。在无效区域的面积较小的情况下，id显示部也形成得较小。因此，难以在无效区域形成较大的id显示部。若在无效区域所形成的id显示部较小，则id显示部的可辨识性差，半导体元件的处理履历的管理变得困难。
发明内容
本发明是为了解决上述课题而提出的，其目的在于提供一种能够以简单的方法形成可辨识性良好的id显示部的半导体元件。第一发明的半导体元件具有半导体衬底；表面电极，形成在该半导体衬底上；无效区域，以包围该表面电极的方式形成；id显示部，在该表面电极上利用与该表面电极不同的材料以显示id的方式形成。并且，该无效区域的面积比该表面电极的面积小。第二发明的半导体元件具有半导体衬底；表面电极，形成在该半导体衬底上；无机薄膜，形成在该表面电极上；无效区域，以包围该表面电极的方式形成；id显示部，在该无机薄膜上利用金属以显示id的方式形成。并且，该无效区域的面积比该表面电极的面积小。根据本发明，能够以简单的方法形成可辨识性良好的id显示部。
图1是本发明实施方式1的igbt的平面图。图2是图1中的ii-ii虚线的剖面图。图3是表示本发明实施方式1的igbt的与外部的连接的剖面图。图4是比较例的igbt的平面图。图5是表示本发明实施方式1的igbt的变形例的剖面图。图6是本发明实施方式2的igbt的平面图。图7是图6中的vii-vii虚线的剖面图。
图8是表示本发明实施方式2的igbt的与外部的连接的剖面图。附图标记说明如下 10igbt
14半导体衬底 16栅极电极 18发射极电极
20id显示部 22保护环 24沟道截断环
26导线。
具体实施例方式实施方式1
图1是本发明实施方式1的igbt的平面图。igbtlo具有半导体衬底14。在半导体衬底14上形成有栅极电极16和发射极电极18 (以下，有时将这些统称为表面电极)。表面电极利用铝(al)形成。在发射极电极18上形成有id显示部20。id显示部20是如下部分 显示“12”作为igbtlo的id。构成该“ 12”的线以100 μ m左右的粗细形成。id显示部20 由铜(cu)形成，但是，若是铝以外的金属薄膜，则不特别限定。在半导体衬底14上以包围表面电极的方式形成有保护环22。此处，保护环22包括在半导体衬底14内形成的半导体层和在其上形成的导体。此外，以包围保护环22的方式形成有沟道截断环24。沟道截断环m形成在igbtlo的外周。图2是图1的ii-ii虚线的剖面图。该ii-ii虚线是以包含id显示部20的方式所划的虚线。id显示部20形成在发射极电极18的一部分上。发射极电极18的膜厚为 3μπι。图3是本发明实施方式1的igbtlo的与外部的连接的剖面图。为了使发射极电极 18与外部连接，在发射极电极18上固定有导线26。以下，在说明本发明实施方式1的igbtlo的意义之前，为了容易理解，对比较例进行说明。图4是比较例的igbt的平面图。在比较例的igbt中，在沟道截断环m的角部形成有开口 100。在该开口 100中形成有id显示部102。但是，igbt的表面能够分类为具有表面电极的有效区域和具有保护环22以及沟道截断环m的无效区域。在比较例中，在无效区域形成id显示部102。在该情况下，无效区域本身较大，但是，id显示部102必须以避开保护环22的方式形成，所以，能够形成id显示部102的部分非常狭窄。其结果是，比较例的id显示部102必须形成得较小，可辨识性较低。但是，根据本发明实施方式1的igbt10，能够形成可辨识性良好的id显示部。艮口， 本发明实施方式1的igbtlo在具有较宽的平坦部分的发射极电极18上形成有id显示部 20。因此，能够形成可辨识性良好的较大尺寸的id显示部20。一般地，若线的粗细为100 μ m 以上，则能够容易用低放大率的显微镜或者肉眼进行辨识。并且，id显示部20的线的粗细为100 μ m左右，所以，能够确保id显示部20的良好的可辨识性。此外，若在发射极电极18上留出用于连接导线沈的区域，则id显示部20形成在发射极电极18的哪里都可以，所以，配置位置的自由度较高。因此，能够以提高igbtlo的可辨识性的方式配置id显示部20。此外，id显示部20利用铝以外的金属形成，所以，能够提高与利用铝形成的表面电极的对比度。因此，能够形成可辨识性良好的id显示部20。在本发明实施方式1的igbtlo中，id显示部20形成在发射极电极18上，所以，相应地能够连接导线沈的区域变小。若导线沈集中连接在发射极电极18的一部分，则存在电阻增大的危险。但是，在本发明实施方式1的igbtlo中，发射极电极18的膜厚为3μπι， 形成得充分厚，所以，在发射极电极18内容易在横向流过电流。因此，即使导线沈在某种程度上集中，若电极的膜厚为3μπι以上，则电流也能够在发射极电极18内以低电阻流过， 能够避免电阻增大。图5是表示本发明实施方式1的igbt的变形例的剖面图。在变形例的igbt中， 在发射极电极18上隔着氮化膜30形成有id显示部20。id显示部20是金属薄膜，所以， 能够提高与基底的氮化膜30的对比度。因此，能够提高id显示部20的可辨识性。此外， 作为金属薄膜的id显示部20与氮化膜30以外的无机薄膜的对比度也较高。因此，不限于氮化膜30，当将例如sio膜等的无机薄膜作为id显示部20的基底时，也能够提高id显示部20的可辨识性。表面电极为铝制，但是，本发明并不限于此。表面电极也可以由alsi等其他金属材料形成。在igbt的制造工序中，形成氮化膜作为钝化膜的情况很多。因此，也可以在形成该氮化膜的工序中形成id显示部。在该情况下，id显示部不是铝以外的金属薄膜而由氮化膜形成。这样，能够在不增加工序数的情况下形成id显示部。在igbt的制造工序中，形成聚酰亚胺的情况下很多。因此，也可以在形成该聚酰亚胺的工序中形成id显示部。在该情况下，id显示部不是铝以外的金属薄膜而由聚酰亚胺形成。这样，能够在不增加工序数的情况下形成id显示部。本发明实施方式1的igbtlo的特征在于，在具有较宽的平坦面的表面电极上形成 id显示部。换言之，在表面电极的面积比无效区域的面积大的情况下，在表面电极上形成 id显示部，所以，能够使id显示部大型化。作为这样的半导体元件，在igbt以外，还有例如纵型mosfet或二极管等的半导体元件。实施方式2
图6是本发明实施方式2的igbt的平面图。在igbt40的表面电极上形成有焊接部42 和id显示部44。焊接部42是焊接引线框的部分。焊接部42和id显示部44由同一种类的能够进行焊接的材料形成。图7是图6中的vii-vii虚线的剖面图。该vii-vii虚线是以包含焊接部42和id显示部44的方式所划的虚线。焊接部42和id显示部44在发射极电极18上的不同的位置形成。并且，发射极电极18的膜厚为3 μ m。图8是表示本发明实施方式2的igbt40的与外部的连接的剖面图。在焊接部42 上隔着焊料46固定有引线框48。根据igbt40的结构，能够在发射极电极18上将id显示部44形成得较大，所以， 能够得到与本发明实施方式1的igbtlo同等的效果。进而，能够在与焊接部42相同的工序中制造id显示部44，所以，能够避免工序增加。并且，对于igbt40来说，能够进行与实施方式1相同程度的变形。 对于焊接部42和id显示部44的材料来说，若是能够进行焊接的材料，则并不特别限定，例如是 ti-ni-au、ti-ni-ag、mo-ni-au、mo-ni-ag、v-ni-au、v-ni-ag、tiw-ni-au 或者 tiw-ni-ag。
权利要求
1.一种半导体元件，其特征在于，具有 半导体衬底；表面电极，形成在所述半导体衬底上； 无效区域，以包围所述表面电极的方式形成；以及id显示部，在所述表面电极上利用与所述表面电极不同的材料以显示id的方式形成， 所述无效区域的面积比所述表面电极的面积小。
2.一种半导体元件，其特征在于，具有 半导体衬底；表面电极，形成在所述半导体衬底上；无机薄膜，形成在所述表面电极上；无效区域，以包围所述表面电极的方式形成；以及id显示部，在所述无机薄膜上利用金属以显示id的方式形成，所述无效区域的面积比所述表面电极的面积小。
3.如权利要求1或者2所述的半导体元件，其特征在于，具有保护环，形成在所述无效区域；导线，固定在所述表面电极上。
4.如权利要求1或者2所述的半导体元件，其特征在于，具有焊接部，在所述表面电极上利用能够进行焊接的材料形成；引线框，隔着焊料固定在所述焊接部上，所述id显示部利用与所述焊接部相同的材料形成。
5.如权利要求1所述的半导体元件，其特征在于， 所述表面电极由铝形成，所述id显示部由氮化膜、聚酰亚胺或者包含铝的材料形成。
6.如权利要求1或2所述的半导体元件，其特征在于， 所述表面电极的厚度为3 μ m以上。
7.如权利要求1所述的半导体元件，其特征在于，所述表面电极是igbtjas mosfet或者二极管的电极。
全文摘要
本发明的目的在于提供一种能够以简单的方法在半导体元件的表面形成可辨识性良好的id显示部的半导体元件。本发明的半导体元件具有半导体衬底；表面电极，形成在该半导体衬底上；无效区域，以包围该表面电极的方式形成；id显示部，在该表面电极上利用与该表面电极不同的材料以显示id的方式形成。并且，该无效区域的面积比该表面电极的面积小。
文档编号h01l23/544gk102270657sq20111014898
公开日2011年12月7日 申请日期2011年6月3日 优先权日2010年6月7日
发明者奥野高广, 角田哲次郎, 阿多保夫 申请人:三菱电机株式会社